

### 特長

- ふたつの高速12ビットA/Dコンバータ
- 4つの入力チャンネル
- 同時サンプリング&変換
- 4  $\mu$ sスループット時間
- 単電源動作
- 入力レンジの選択
  - $\pm 10$  V (AD7862-10)
  - $\pm 2.5$  V (AD7862-3)
  - 0 V ~ 2.5 V (AD7862-2)
- 高速パラレル・インタフェース
- 低消費電力、標準60 mW
- 電力セーブ・モード、標準50  $\mu$ W
- アナログ入力部には過電圧保護
- 14ビットヘビンコンパチブルでアップグレード(AD7863)

### アプリケーション

- ACモーター・コントロール
- 無停電電源
- データ測定システム
- 通信


### 概要

AD7862は高速で低消費電力の12ビットA/Dコンバータで、+5 V単電源で動作します。この製品は、二つの4  $\mu$ s逐次比較型A/D、二つのトラック/ホールド・アンプ、内部+2.5 V基準電源および高速のパラレルインタフェースを持っています。4つのアナログ入力は2つのチャンネル(AとB)にグループ分けされてA0入力によって選択されます。各チャンネルは二つの入力( $V_{A1}$  &  $V_{A2}$ または $V_{B1}$  &  $V_{B2}$ )を持ち、それらは同時にサンプルを行い変換を行えますので、両アナログ入力の信号の相対位相情報を保持する事ができます。このデバイスはアナログ入力範囲として、 $\pm 10$  V (AD7862-10)、 $\pm 2.5$  V (AD7862-3)、0 ~ 2.5 V (AD7862-2)を受けつけます。過電圧保護回路がアナログ入力部に備えてありますので、それぞれ $\pm 17$  V、 $\pm 7$  Vの入力電圧まで損傷を起こしません。

単一の変換スタート信号(CONVST)が両方のトラック/ホールドを同時にホールド状態にして両入力の変換を始めさせます。BUSY信号が変換の終了を示し、この時に両チャンネルの変換結果を読み出す事が可能になります。変換後の最初の読み出しは $V_{A1}$ または $V_{B1}$ の結果にアクセスし、2番目の読み出しアクセスは $V_{A2}$ または $V_{B2}$ の結果です。この選択はマルチプレクサの選択ピンA0の状態に依存し、LOならば前者、HIならば後者が選ばれます。データは、標準のCSとRD信号を使って12ビットのパラレル・データ・バスから読み出されます。

直線性や、フルスケールとオフセットの誤差等の従来のdc精度の規定に加え、このデバイスでは高調波歪みやS/N比を含んだダイナミック性能のパラメータも規定されています。

### 機能ブロック図



AD7862はアナログ・デバイスズのリニア・コンパチブルCMOS (LC<sup>2</sup>MOS) プロセスと呼ばれる高精度のバイポーラ回路に低消費電力CMOSロジックを混合したミックス・テクノロジー・プロセスで造られています。このデバイスは、28ピンのSSOP、SOIC、DIPパッケージで供給されます。

### 製品のハイライト

- AD7862は二つのチャンネルの同時サンプリングと変換を行う二つの完全なA/Dコンバータ機能を持っています。各A/Dコンバータは2チャンネルの入力マルチプレクサを持っています。両チャンネルの変換結果は変換を始めてから3.6  $\mu$ s後に有効になります。
- AD7862は+5 V単電源で動作し、典型値で60 mWの消費電力です。自動パワーダウン・モードで、このデバイスは一度変換が終了するとパワーダウン状態に入り、次の変換サイクルの前に目を覚まします。これにより、AD7862はバッテリー駆動やポータブル機器のアプリケーションに最適です。
- このデバイスは高速のパラレル・インタフェースを持ち、マイクロプロセッサやマイクロコントローラ、DSPなどに簡単に接続できます。
- このデバイスには異なったアナログ入力範囲を持つ3つのバージョンが用意されています。AD7862-10は標準の工業入力範囲 $\pm 10$  Vに対応し、AD7862-3は一般の信号処理入力範囲 $\pm 2.5$  Vに対応し、AD7862-2はユニポーラの0 V ~ +2.5 Vのアプリケーションで使えます。
- このデバイスは二つの入力サンプル/ホールド・アンプの間で、とてもきびしいアパーチャ遅延マッチングになっています。

アナログ・デバイスズ社が提供する情報は正確で信頼できるものを期していますが、当社はその情報の利用、また利用したことにより引き起こされる第三者の特許または権利の侵害に関して一切の責任を負いません。さらにアナログ・デバイスズ社の特許または特許の権利の使用を許諾するものでもありません。



パラメータ	Aバージョン <sup>1</sup>	Bバージョン	Sバージョン	単位	テスト条件 / コメント
<b>ロジック出力</b>					
出力HI電圧、 $V_{OH}$	4.0	4.0	4.0	V min	$I_{SOURCE} = 200 \mu A$ $I_{SINK} = 1.6 mA$
出力LO電圧、 $V_{OL}$	0.4	0.4	0.4	V max	
DB11-DB0					
フローティング状態リーク電流	$\pm 10$	$\pm 10$	$\pm 10$	$\mu A$ max	2の補数 ストレート・バイナリ
フローティング状態容量 <sup>4</sup>	10	10	10	pF max	
出力コード					
AD7862-10、AD7862-3					
AD7863-2					
<b>変換レート</b>					
変換時間	3.6	3.6	3.6	$\mu s$ max	両チャンネル
トラック/ホールド・アクイジション時間 <sup>3</sup>	0.3	0.3	0.3	$\mu s$ max	
<b>電源</b>					
$V_{DD}$	+5	+5	+5	V nom	$\pm 5\%$ (仕様内の性能のため)
$I_{DD}$					
通常モード	15	15	15	mA max	論理入力 = 0 V or $V_{DD}$
待機モード	25	25	25	$\mu A$ max	
消費電力					
通常モード	75	75	75	mW max	60 mW (typ)
待機モード	125	125	125	$\mu W$ max	75 $\mu W$ (typ)

## 注意

- 温度範囲は以下の通りです。A、Bバージョン：-40 ~ +85 ; Sバージョン：-55 ~ +125
- 性能はフルチャンネル(マルチプレクサ、SHAそしてA/D)で計測されます。

- 用語説明を参照してください。
- サンプルは条件を保証するために@ +25 でテストされています。仕様は予告なしに変更することがあります。

## 絶対最大定格\*

(特に指定のない限り $T_A = +25$ ) $V_{DD} \sim AGND$  ..... -0.3 V ~ +7 V $V_{DD} \sim DGND$  ..... -0.3 V ~ +7 VAGND ~ DGND .....  $\pm 0.3 V$ 

アナログ入力電圧 ~ AGND

AD7862-10 .....  $\pm 17 V$ AD7862-3 .....  $\pm 7 V$ 

AD7862-2 ..... +7 V

リファレンス入力電圧 ~ AGND ..... -0.3 V ~  $V_{DD} + 0.3 V$ デジタル入力電圧 ~ DGND ..... -0.3 V ~  $V_{DD} + 0.3 V$ デジタル出力電圧 ~ DGND ..... -0.3 V ~  $V_{DD} + 0.3 V$ 

## 動作温度範囲

商業用(A、Bバージョン) ..... -40 ~ +85

拡張範囲用(Sバージョン) ..... -55 ~ +125

保管温度範囲 ..... -65 ~ +150

接合温度 ..... +150

プラスチックDIPパッケージ、消費電力 ..... 670 mW

 $J_A$  温度インピーダンス ..... 116 /W

リード温度(ハンダ付け、10秒) ..... +260

セラミックDIPパッケージ、消費電力 ..... 670 mW

 $J_A$  温度インピーダンス ..... 116 /W

リード温度(ハンダ付け、10秒) ..... +260

SOICパッケージ、消費電力 ..... 450 mW

 $J_A$  温度インピーダンス ..... 110 /W

リード温度、ハンダ付け

蒸着方式で(60秒) ..... +215

赤外線で(15秒) ..... +220

SSOPパッケージ、消費電力 ..... 450 mW

 $J_A$  温度インピーダンス ..... 110 /W

リード温度、ハンダ付け

蒸着方式で(60秒) ..... +215

赤外線で(15秒) ..... +220

\* \* 絶対最大定格を越えるストレスはデバイスに永久破壊をもたらすことがあります。この定格はデバイスの単なるストレスの度合いであり、基本的には動作あるいは動作の項に示す他の条件においてこの定格は考慮されていません。デバイスのある項目についての絶対最大定格の状態に長時間さらすとデバイスの信頼性に影響を与えます。

## オーダー・ガイド

モデル名	入力範囲	相対精度	温度範囲	パッケージ	パッケージ番号
AD7862AR-10	$\pm 10 V$	$\pm 1LSB$	-40 ~ +85	28ピンSOP	R-28
AD7863BR-10	$\pm 10 V$	$\pm 1LSB$	-40 ~ +85	28ピンSOP	R-28
AD7862ARS-10	$\pm 10 V$	$\pm 1LSB$	-40 ~ +85	28ピンSSOP	RS-28
AD7862AN-10	$\pm 10 V$	$\pm 1LSB$	-40 ~ +85	28ピンプラスチックDIP	N-28
AD7862SQ-10	$\pm 10 V$	$\pm 1LSB$	-55 ~ +125	28ピン・サーディップ	Q-28
AD7862AR-3	$\pm 2.5 V$	$\pm 1LSB$	-40 ~ +85	28ピンSOP	R-28
AD7862BR-3	$\pm 2.5 V$	$\pm 1LSB$	-40 ~ +85	28ピンSOP	R-28
AD7862ARS-3	$\pm 2.5 V$	$\pm 1LSB$	-40 ~ +85	28ピンSSOP	RS-28
AD7862AN-3	$\pm 2.5 V$	+1LSB	-40 ~ +85	28ピンプラスチックDIP	N-28
AD7862AR-2	0 V ~ 2.5 V	$\pm 1LSB$	-40 ~ +85	28ピンSOP	R-28
AD7862ARS-2	0 V ~ 2.5 V	$\pm 1LSB$	-40 ~ +85	28ピンSSOP	RS-28

# AD7862

タイミング特性<sup>1, 2</sup>(特に指定のない限り $V_{DD} = +5V \pm 5\%$ 、 $AGND = DGND = 0V$ 、 $REF = \text{内部}$ 、 $T_{MIN} \sim T_{MAX}$ )

パラメータ	A、Bバージョン	Sバージョン	単位	テスト条件 / コメント
$t_{CONV}$	3.6	3.6	$\mu s \text{ max}$	変換時間
$t_{ACQ}$	0.3	0.3	$\mu s \text{ max}$	アキュイジション時間
<b>パラレル・インタフェース</b>				
$t_1$	0	0	ns min	$\overline{CS}$ から $\overline{RD}$ セットアップ時間
$t_2$	0	0	ns min	$\overline{CS}$ から $\overline{RD}$ ホールド時間
$t_3$	35	45	ns min	$\overline{CONVST}$ パルス幅
$t_4$	35	45	ns min	読み出しパルス幅
$t_5^3$	12	12	ns min	$\overline{RD}$ の立ち下がりエッジ後のデータ・アクセス時間
$t_6^4$	60	70	ns max	
$t_7^4$	5	5	ns min	$\overline{RD}$ の立ち上がりエッジ後のバス放棄時間
	30	40	ns max	
$t_7$	40	40	ns min	連続読み出し間の時間

**注意**

- サンプルは条件を保証するために@+25 でテストされています。すべての入力信号は $t_r = t_f = 1ns$ (+5Vの10%~90%)で電圧レベル+1.6Vからの時間です。
- 図1参照。
- 図2の負荷回路で計測され、出力が0.8V~2.0Vを横切るのに必要な時間として定義されます。
- これらの時間は、図2の負荷回路でデータ出力が0.5V変化する時に計測された時間です。計測された値は外挿法によって50pFの容量の充電や放電の影響を取り除かれます。つまりタイミング特性で見積られている時間は真のバスを放棄する時間であり、外部のバスの負荷容量から独立した値であるということです。仕様は予告なく変更になる事があります。




図1. タイミング図




図2. アクセス時間とバス放棄時間のための負荷回路

**注意**


ESD (electrostatic discharge) センシティブ・デバイスです。4000Vもの高電圧が人体や計測装置などに、帯電し、検出されことなく放電されることがあります。AD7862は独自のESD保護回路を備えています。デバイスが高エネルギーの静電界にさらされると永久破壊を引き起こすことがあります。したがって性能の劣化や機能の損失を避けるために適切なESD対策を施すことを推奨します。



## ピンの機能説明

ピン	名前	説明
1	NC	無接続
2	DB11	データ・ビット11(MSB)。スリーステートTTL出力。AD7862-10とAD7862-3においては出力コードは2の補数。AD7862-2においては出力コードはストレート・バイナリ。
3-6	DB10-DB7	データ・ビット10からデータ・ビット7。スリーステートTTL出力。
7	DGND	デジタル・グラウンド。デジタル回路のグラウンド・リファレンス。
8	CONVST	変換スタート入力。ロジック入力。HIからLOへの遷移でトラック/ホールドがホールド・モードになり両チャンネルの変換が開始。
9-15	DB6-DB0	データ・ビット6からデータ・ビット0。スリーステートTTL出力。
16	AGND	アナログ・グラウンド。マルチプレクサ、トラック/ホールド、リファレンス、D/A回路のグラウンド・リファレンス。
17	V <sub>B2</sub>	チャンネルBの入力2。アナログ入力電圧範囲は±10 V(AD7862-10)、±2.5 V(AD7862-3)、0~2 V(AD7862-2)。
18	V <sub>A2</sub>	チャンネルAの入力2。アナログ入力電圧範囲は±10 V(AD7862-10)、±2.5 V(AD7862-3)、0~2 V(AD7862-2)。
19	VREF	リファレンス入出力。このピンは内部リファレンスに直列抵抗を介して接続され、またA/Dコンバータの出力リファレンス源。名目のリファレンス電圧は2.5 Vで、これはピン上で与えられます。
20	A0	マルチプレクサ選択。この入力はRDとCSのLOレベルとともに使われ、データ出力を有効にする。A0が論理0の時、変換後の読み出しはA/DのそれぞれよりV <sub>A1</sub> 、V <sub>A2</sub> の順番で読み出し、その後A0がHIになったときV <sub>B1</sub> 、V <sub>B2</sub> からのデータを読む。
21	CS	チップ・セレクト入力。負論理入力。この入力がLOの時、デバイスは選択されます。
22	RD	読み出し入力。負論理入力。この入力はA0とCSとともに使われてデータの出力をイネーブルにします。A0が論理0の時、変換後の読み出しはA/DのそれぞれよりV <sub>A1</sub> 、V <sub>A2</sub> の順番で読み出し、その後A0がHIになったときV <sub>B1</sub> 、V <sub>B2</sub> からのデータを読みます。
23	BUSY	ビジー出力。ビジー出力はCONVSTの立ち下がりエッジでHIになり、変換が終了するまでHIになっています。
24	VDD	アナログおよびデジタル正電源電圧。+5.0 V ± 5%
25	V <sub>A1</sub>	チャンネルAの入力1。アナログ入力電圧範囲は±10 V(AD7862-10)、±2.5 V(AD7862-3)、0~2 V(AD7862-2)。
26	V <sub>B1</sub>	チャンネルBの入力1。アナログ入力電圧範囲は±10 V(AD7862-10)、±2.5 V(AD7862-3)、0~2 V(AD7862-2)。
27	AGND	アナログ・グラウンド。マルチプレクサ、トラック/ホールド、リファレンス、D/A回路のグラウンド・リファレンス。
28	NC	無接続。

## ピン構成



# AD7862

## 用語説明

### 信号対(ノイズ+歪み)比

これはA/Dコンバータの出力における信号と「ノイズ+歪み」との比として計測されます。この信号とは基本波のrms値です。ノイズはサンプリング周波数の半分( $f_s/2$ )までのすべての高調波のrms値の和で、DC分は含みません。この比はデジタル化処理における量子化レベルの数に依存し、量子化レベルが増加すれば、その量子化ノイズは減少します。サイン波が入力に与えられた時の理想的なNビットのコンバータにおける信号対(ノイズ+歪み)比は以下のようになります。

$$\text{信号対(ノイズ+歪み)} = (6.02N + 1.76) \text{ dB}$$

したがって、12ビットのコンバータでは、この値は74 dBです。

### 全高調波歪み

全高調波歪み(THD)は、基本波に対する高調波のrms値の合計の比です。AD7862では、この値は以下のように定義されます。

$$\text{THD(dB)} = 20 \log \frac{\sqrt{V_2^2 + V_3^2 + V_4^2 + V_5^2}}{V_1}$$

ここで $V_1$ は基本波のrms値で $V_2, V_3, V_4, V_5$ は2次から5次までの高調波のrms値です。

### ピーク高調波またはスプリアス・ノイズ

ピーク高調波またはスプリアス・ノイズはA/D出力スペクトラム( $f_s/2$ まででDCを除く)中で基本波に次いで大きいrms値を持つ高調波と基本波rms値との比です。通常この規定の値は、スペクトラム中の最大の高調波によって決定されますが、高調波がノイズフロアに埋もれているデバイスではノイズのピークが使われます。

### 相互変調歪み

入力2種類の周波数 $f_a$ と $f_b$ のサイン波から構成されているとき、非直線性を持つデバイスは和と差の周波数 $m f_a \pm n f_b$  ( $m, n = 0, 1, 2, 3, \dots$ )で $(m+n)$ 次の歪みを発生します。相互変調歪みの項は $m$ と $n$ が両方とも0でない場合のもので、例えば、2次項は $(f_a + f_b)$ と $(f_a - f_b)$ で、3次項は $(2f_a + f_b)$ 、 $(2f_a - f_b)$ 、 $(f_a + 2f_b)$ 、 $(f_a - 2f_b)$ です。

AD7862では、CCIF標準を使ってテストされます。ここでは2つの入力周波数を入力帯域幅の最大値近辺の周波数にしています。この場合、2次や3次の項ははっきりと離れたものになります。2次項は通常、オリジナルのサイン波形から離れたものになり、3次項は入力周波数に近い周波数になります。結果として、2次と3次の項が別々に規定されます。相互変調歪みの計算は、個々の歪みの積のrms和と基本波のrms振幅との比となるTHDの規定により、dBで表されます。

### チャンネル間の絶縁

チャンネル間の絶縁としては、チャンネル間のクロストークのレベルの計測が行われます。これは、4入力の個々にフルスケール100 kHzのサイン波を与える事で計測されます。これらは順番に、個々にグラウンドに入力を接続している他の3つのチャンネルと比べられます。そしてA/D出力は、他のチャンネルからのクロストークのレベルを決めるために測定されます。与えられている値はすべての4つのチャンネルを通しての最悪値です。

### 相対精度

相対精度やエンドポイント非直線性は、A/D伝達関数のエンドポイントを通る直線からの最大偏差です。

### 微分非直線性

これは、計測値とA/Dにおいて隣接した二つのコードの間隔が理想的には1LSBで変化するのとの差です。

### 正のフルスケール誤差

これは最後のコード遷移(01... 110から01... 111)の、バイポーラ・オフセット誤差を調整した後の理想的な $4 \times V_{REF-3}/2\text{LSB}$  (AD7862-10、 $\pm 10\text{ V}$ レンジ)または $V_{REF-3}/2\text{LSB}$  (AD7862-3、 $\pm 2.5\text{ V}$ レンジ)からの偏差です。

### 正のフルスケール誤差(AD7862-2、0 V ~ 2.5 V)

これは最後のコード遷移(01... 110から01... 111)の、ユニポーラ・オフセット誤差を調整した後の理想的な $V_{REF-3}/2\text{LSB}$ からの偏差です。

### バイポーラ・ゼロ誤差

(AD7862-10、 $\pm 10\text{ V}$ 、AD7862-3、 $\pm 2.5\text{ V}$ )

これは、中間点の遷移(全部1から全部0)と理想的なAGND-1/2LSBとの偏差です。

### ユニポーラ・オフセット誤差(AD7862-2、0 V ~ 2.5 V)

これは、最初のコードの遷移(00... 000から00... 001)と理想的なAGND + 1/2LSBとの偏差です。

### 負のフルスケール誤差

(AD7862-10、 $\pm 10\text{ V}$ 、AD7862-3、 $\pm 2.5\text{ V}$ )

これは最初のコード遷移( $10 \dots 000$ から $10 \dots 001$ )の、バイポーラ・オフセット誤差を調整した後の理想的な $-4 \times V_{REF} + 1/2\text{LSB}$  (AD7862-10、 $\pm 10\text{ V}$ レンジ)または $-V_{REF} + 1/2\text{LSB}$  (AD7862-3、 $\pm 2.5\text{ V}$ レンジ)からの偏差です。

### トラック/ホールド・アクイジション時間

トラック/ホールド・アクイジション時間は変換が終わった後(トラック/ホールドがトラック・モードに戻る点)から、トラック/ホールド・アンプの出力がその最終値の $\pm 1/2\text{LSB}$ 以内に到達するまでに必要とする時間です。これは又、選択された入力チャンネルの変更が起こったり、AD7862の選択された $V_{AX/BX}$ 入力に与えられた入力電圧がステップ入力変化だったような時にも適用されます。これは、デバイスに仕様通りの動作を保証させるためには、次の変換を始める前にユーザーの方は変換が終わった後や $V_{AX/BX}$ 入力のチャンネルが変わった後/ステップ入力の変化があった後には、トラック/ホールド・アクイジション時間の間は待機しなければならない事を意味します。

## コンバータの詳細

AD7862は高速で低消費電力の12ビットA/Dコンバータで、5 V単電源で動作します。この製品は、二つの4  $\mu$ s逐次比較型A/D、二つのトラック/ホールド・アンプ、内部+2.5 V基準電源および高速のバラレル・インタフェースを持っています。4つのアナログ入力には二つのチャンネル(AとB)にグループ分けされ、A0入力によって選択されます。各チャンネルは二つの入力( $V_{A1}$  &  $V_{A2}$ または $V_{B1}$  &  $V_{B2}$ )を持ち、それらは同時にサンプルを行い変換を行えますので、両アナログ入力の信号の相対位相情報を保持する事ができます。このデバイスはアナログ入力範囲として、 $\pm 10$  V (AD7862-10)、 $\pm 2.5$  V (AD7862-3)、 $0 \sim 2.5$  V (AD7862-2)を受けつけます。過電圧保護回路がアナログ入力部に備えてありますので、それぞれ $\pm 17$  V、 $\pm 7$  V、 $+7$  Vの入力電圧まで損傷を起こしません。AD7862は、二つの動作モードを持ちます。ひとつはハイ・サンプリング・モードでもうひとつはデバイスが変換の後で自動的にスリープ状態になる自動スリープ・モードです。これらのモードに関する詳細は「タイミングとコントロール」の節に書かれています。

AD7862の変換を始めるにはCONVST入力を与えます。CONVSTの立ち下がりがエッジで、両方の内部トラック/ホールドが同時にホールド状態になります。そして両方のチャンネルで変換シーケンスが開始されます。このデバイスのための変換クロックはレーザー・トリミングされたクロック・オシレータ回路によって内部で生成されます。BUSY信号が変換の終了を示し、この時に両チャンネルの変換結果を読み出す事が可能になります。変換後の最初の読み出しは $V_{A1}$ または $V_{B1}$ の結果にアクセスし、2番目の読み出しアクセスは $V_{A2}$ または $V_{B2}$ の結果です。この選択はマルチプレクサの選択ピンA0の状態に依存し、LOならば前者、HIならば後者が選ばれます。データは、標準の $\overline{CS}$ と $\overline{RD}$ 信号を使って12ビットのバラレル・データ・バスから読み出されます。

AD7862の変換時間はハイ・サンプリング・モードでは3.6  $\mu$ sで自動スリープ・モードでは6  $\mu$ sであり、トラック/ホールドのアクイジション・タイムは0.3  $\mu$ sです。このデバイスの最適な性能を得るには、変換の最中や次の変換まで300 ns以内の間では読み出し操作を行わないで下さい。これから、このデバイスのスループットは250 kHzまででデータシートの仕様が実現できます。

## トラック/ホールド部

AD7862のトラック/ホールド・アンプによって、このA/Dはフルスケール振幅のサイン波入力を12ビットの精度で変換できます。このトラック/ホールドの入力帯域幅はA/Dが250 kHzの最大スループット・レートで動作している時のナイキスト・レートよりも大きくなっています(すなわち、このトラック/ホールドは125 kHzを越えた入力周波数を扱う事ができます)。

このトラック/ホールド・アンプは入力信号を12ビットの精度で400 ns未満で捕らえます。このトラック/ホールドの動作は本質的にユーザーの方が把握できます。二つのトラック/ホールド・アンプはその入力チャンネルに対応してサンプリングを、 $\overline{CONVST}$ の立ち下がりがエッジに同時に行います。トラック/ホールドのアーチャ時間(すなわち外部CONVST信号とトラック/ホールドが実際にホールド状態になる間の遅延)は15 ns (typ)で、さらに大事な事はデバイス中の二つのトラック/ホールドや別のデバイス間でも非常に良くマッチングがとられている事です。これによって異なった入力チャンネル間の相対位相情報が正確に得られます。また複数のAD7862が2チャンネル以上のサンプルを同時にとる事を可能にします。変換の最後で、デバイスはトラック・モードに戻ります。

トラック/ホールド・アンプのアクイジション時間はこの点から始まります。

## リファレンス部

AD7862はVREFという名前の単一のリファレンスピンを持ちます。これはデバイス内部の+2.5 Vリファレンスへのアクセスやデバイスのリファレンス源に外部の+2.5 Vを接続するのに使われます。このデバイスは+2.5 Vのリファレンスをもとに規定されています。リファレンス源での誤差はAD7862の伝達関数ではゲイン誤差として現れ、デバイスの規定されたフルスケール誤差に加算されます。AD7862-10およびAD7862-3では結果として、アッテネータ段のオフセット誤差として現れます。

AD7862は内部に+2.5 Vのリファレンス源を持っています。このリファレンスをAD7862のリファレンス源として使うには、単純に0.1  $\mu$ Fのディスク・セラミック・コンデンサをVREFピンとAGNDの間に接続します。このピンに現れる電圧はA/Dに与えられる前に内部的にバッファされます。もしこのリファレンスをAD7862の外部で使用する要求があった時には、このデバイスがリファレンス出力に直列してFFTスイッチを持つようにバッファリングして、結果としてこの出力のソース・インピーダンスが名目的に3k  $\Omega$ になるようにして下さい。この内部リファレンスの誤差は25  $\mu$ Vで $\pm 10$  mVで典型的な温度係数は25 ppm/ $^{\circ}$ Cで全温度範囲を通しての最大誤差は $\pm 25$  mVです。

もし、より誤差基準の厳しさを要求するアプリケーションやAD7862がシステムのリファレンスの使用を必要とするような時には、ユーザーの方は外部リファレンスをこのVREFピンに接続する事ができます。外部リファレンスは事実上、内部リファレンスを抑えてA/Dへのリファレンス源となります。このリファレンス入力はA/Dに与えられる前に最大入力電流が $\pm 100$   $\mu$ Aでバッファされます。AD7862に適したリファレンス源はAD680、AD780、REF43などの高精度+2.5Vリファレンスです。

## 回路の説明

### アナログ入力部

AD7862は3つのタイプが用意されています。AD7862-10は $\pm 10$  Vの入力電圧範囲を扱い、AD7862-3は $\pm 2.5$  V、AD7862-2は $0 \sim +2.5$  Vの入力電圧範囲を扱います。




図3 . AD7862-10/-3アナログ入力構造

図3はAD7862-10とAD7862-3のアナログ入力部を示しています。AD7862-10のアナログ入力範囲は $\pm 10$  Vで入力抵抗の典型値は33 k  $\Omega$ です。AD7862-3は $\pm 2.5$  Vの入力範囲で12 k  $\Omega$ の入力抵抗を典型値として持ちます。この入力はトラック/ホールド・アンプの高入

# AD7862

カインピーダンス段がある抵抗段ですので、ダイナミック・チャージ電流も無くおだやかです。AD7862-10では、 $R1 = 30\text{ k}$ 、 $R2 = 7.5\text{ k}$ 、 $R3 = 10\text{ k}$  です。AD7862-3では $R1 = R2 = 6.5\text{ k}$  で $R3$ は開放です。

AD7862-10とAD7862-3において、設計上のコードの遷移は連続した整数のLSB値(すなわち1LSB、2LSB、3LSB...)で発生します。出力コードは2の補数の2進数で1LSB =  $FS/4096$ です。AD7862-10とAD7862-3の理想的な入/出力の伝達関数が表に示されています。

表 . AD7862-10/-3の理想的な入/出力コード表

アナログ入力 <sup>1</sup>	デジタル出力コード遷移
+FSR/2 - 1LSB <sup>2</sup>	011... 110 ~ 011... 111
+FSR/2 - 2LSBs	011... 101 ~ 011... 110
+FSR/2 - 3LSBs	011... 100 ~ 011... 101
GND + 1LSB	000... 000 ~ 000... 001
GND	111... 111 ~ 000... 000
GND - 1LSB	111... 110 ~ 111... 111
-FSR/2 + 3LSBs	100... 010 ~ 100... 011
-FSR/2 + 2LSBs	100... 001 ~ 100... 010
-FSR/2 + 1LSB	100... 000 ~ 100... 001

**注意**

- <sup>1</sup> FSRはフルスケール・レンジでREF IN = +2.5 Vの時、FSR = 20 V (AD7862-10)でFSR = 5 V (AD7862-3)。
- <sup>2</sup> REF IN = +2.5 Vの時、LSB =  $FSR/4096 = 4.883\text{ mV}$  (AD7862-10) ,  $1.22\text{ mV}$  (AD7862-3)。

AD7862-2のアナログ入力部にはバイアス用の抵抗は無く、 $V_{AX/BX}$ ピンはマルチプレクサとトラック/ホールド・アンプの回路を直接ドライブします。このアナログ入力範囲は0 ~ +2.5Vで入力電流は500 nA未満のハイインピーダンス段になっています。この入力はダイナミック・チャージ電流がなく、おだやかです。やはり、この設計上のコードの遷移は連続した整数のLSB値で発生します。出力コードはストレート・バイナリで1LSB =  $FS/4096 = 0.61\text{ mV}$ です。表はAD7862-2の理想的な入/出力の伝達関数を示しています。

表 . AD7862-2の理想的な入/出力コード表

アナログ入力 <sup>1</sup>	デジタル出力コード遷移
+FSR - 1LSB <sup>2</sup>	111... 110 ~ 111... 111
+FSR - 2LSB	111... 101 ~ 111... 110
+FSR - 3LSB	111... 100 ~ 111... 101
GND + 3LSB	000... 010 ~ 000... 011
GND + 2LSB	000... 001 ~ 000... 010
GND + 1LSB	000... 000 ~ 000... 001

**注意**

- <sup>1</sup> FSRはフルスケール・レンジでREF IN = +2.5 Vの時、2.5 Vです。
- <sup>2</sup> REF IN = +2.5 Vの時、LSB =  $FSR/4096 = 0.61\text{ mV}$ 。

### オフセットとフルスケールの調整

ほとんどのデジタル信号処理(DSP)アプリケーションでは、オフセットとフルスケール誤差は、システムの性能にほとんど影響を与えません。オフセット誤差はACカップリングをする事でアナログ領域において常に取り除く事が可能です。フルスケール誤差の影響は線形であり入力信号がA/Dのフル・ダイナミック・レンジ内である限り問題は起こりません。しかし、いくつかのアプリケーションは入力信号がフルのアナログ入力ダイナミック・レンジに渡

るものがあります。そのようなアプリケーションでは、オフセットとフルスケールの誤差はゼロに調整しなければなりません。

図4は、AD7862においてのオフセットとフルスケール誤差の調整に使える回路です(AD7862-10バージョンの $V_{A1}$ が参考の目的のみ示されています)。調整を行う時はオフセット誤差をフルスケール誤差の前に調整しなければなりません。これは、AD7862の入力電圧がアナログ・グラウンドよりも1/2LSB低くなる時のアナログ入力をドライブするオペアンプのオフセットをトリミングすることで行えます。このトリミングの手順は以下の通りです。

まず - 2.44 mV ( - 1/2LSB )を $V_{A1}$ に与え(図4参照)、A/Dの出力コードが1111 1111 1111と0000 0000 0000の間でいったりきたりするように、オペアンプのオフセット電圧を調整します。




図4 . フルスケール調整回路

ゲイン誤差は、最初のコード遷移(A/Dの負のフルスケール)でも最後のコード遷移(A/Dの正のフルスケール)でも調整できます。その両方の手順は以下の通りです。

### 正のフルスケール調整

+ 9.9927V (  $FS/2 \cdot 3/2LSB$  )を $V_{A1}$ に与えます。そしてA/Dの出力コードが0111 1111 1110と0111 1111 1111の間でいったりきたりするようにR2を調整します。

### 負のフルスケール調整

- 9.9976 V (  $- FS + 1/2LSB$  )を $V_{A1}$ に与えます。そしてA/Dの出力コードが1000 0000 0000と1000 0000 0001の間でいったりきたりするようにR2を調整します。

外部リファレンスを使っているシステムのフルスケール調整を行うための他の方法は、どのチャンネルのフルスケール誤差も調整されるまでVREFピンの電圧を調整する事です。チャンネル間のフルスケール・マッチングを良くすることで他チャンネルとのフルスケール誤差を小さくできます。

### タイミングとコントロール

図5aはAD7862で最適な性能(モード1)を引き出すために要求されるタイミングとコントロールのシーケンスを示しています。このシーケンスで、変換はCONVSTの立ち下がりエッジで開始されます。これにより両方のトラック/ホールドが同時にホールド状態になります。そしてこの変換からの新しいデータが3.6 μs後に






図5a . ハイ・サンプリング動作のためのモード1タイミング操作図

AD7862の出力レジスタに用意されます。BUSY信号は変換の終了を示し、両方の入力の変換結果を読み出す事ができます。そして2番目の変換が始まります。もしマルチプレクサ・セレクトA0がLOならば、最初の変換後の1番目と2番目のリード・パルスはチャンネルAからの結果( $V_{A1}$ 、 $V_{A2}$ の順)にアクセスします。2回目の変換後でA0がHIの時、3番目と4番目のリード・パルスではチャンネルBからの結果( $V_{B1}$ 、 $V_{B2}$ の順)にアクセスします。A0の状態は $\overline{\text{CONVST}}$ がHIになった後、すなわちトラック/ホールドがホールド状態になって $\overline{\text{CONVST}}$ の次の立ち下がりエッジの400 ns前まで、ならいつでも変更することができます。データは12ビットの平行データ・バスを使って標準の $\overline{\text{CS}}$ と $\overline{\text{RD}}$ 信号を使って読み出されます。すなわち、読み出し操作は $\overline{\text{CS}}$ ピンの負の方向へのパルスと $\overline{\text{RD}}$ ピンの( $\overline{\text{CS}}$ がLOの間の)二つの負の方向へのパルスから構成され、二つの12ビットの結果にアクセスします。一度読み出し操作が行われると、次の変換を始める前にトラック/ホールド・アンプのセトリングを最適化するために、次の $\overline{\text{CONVST}}$ の立ち下がりエッジの前に300 nsは間をあけて下さい。最大の内部クロック周波数(3.7 MHz、外部からのアクセスは不可)の時、このデバイスの最高のスループットは $3.6 \mu\text{s}$  (変換時間) +  $100 \text{ ns}$  (読み出し時間) +  $0.3 \mu\text{s}$  (アイジション時間)です。結果として、最小のスループット時間は $4 \mu\text{s}$  (250 kHzのスループット・レート)になります。

### 読み出しオプション

上記で説明され、図5aで表示されている読み出し操作から離れて、他の $\overline{\text{CS}}$ と $\overline{\text{RD}}$ の組み合わせは結果として異なったチャンネル/入力の異なった組み合わせでの読み出しを可能にします。適当な組み合わせが図5bから図5dに示されています。




図5b . 読み出しオプションA




図5c . 読み出しオプションB




図5d . 読み出しオプションC

### 操作モード

#### モード1操作(ハイ・サンプリング動作)

図5aのタイミング図は $\overline{\text{CONVST}}$ の立ち下がりエッジが変換を開始してトラック/ホールド・アンプをホールド・モードにする操作モード1の最適化動作です。この $\overline{\text{CONVST}}$ の立ち下がりエッジはまた、BUSY信号をHIにして変換が実行中であることを示します。BUSY信号は変換が終了した時LOになり、これは $\overline{\text{CONVST}}$ の立ち下がりエッジから最大で $3.6 \mu\text{s}$ 後で、この変換による新しいデータがAD7862の出力ラッチ内に有効になります。読み出し操作は、このデータにアクセスをします。もしマルチプレクサ・セレクトA0がLOならば、最初の変換後の1番目と2番目のリード・パルスはチャンネルAからの結果( $V_{A1}$ 、 $V_{A2}$ の順)にアクセスします。2回目の変換後でA0がHIの、3番目と4番目のリード・パルスではチャンネルBからの結果( $V_{B1}$ 、 $V_{B2}$ の順)にアクセスします。データは12ビットの

# AD7862

パラレル・データ・バスを使って標準の $\overline{CS}$ と $\overline{RD}$ 信号を使って読み出されます。このデータ読み出し操作は $\overline{CS}$ ピンの負の方向へのパルスと $\overline{RD}$ ピンの負の方向へのパルスから構成されます。これが2回繰り返され、二つの12ビットの結果にアクセスします。(内部クロック周波数3.7 MHzの)このデバイスの最高のスループット・レートで読み出し時間は100 nsかかります。

読み出し操作は次の $\overline{CONVST}$ の立ち下がりエッジの300 ns前までには終了していなければならない、これによってフル・スループット時間はトータルで4  $\mu$ s (250 kHzと等価)になります。操作のこのモードはハイ・サンプリング・アプリケーションで使われるべきです。

## モード2 操作(変換後の自動スリープ)

図6のタイミング図は、変換後にBUSYがLOになると自動的にスリープ・モードに入り次の変換が行われる前に「目覚まし」する、操作モード2での最適化動作です。

これは、モード1操作では2番目の変換の終わりにはHIになっていますが、 $\overline{CONVST}$ を2番目の変換の終わりにLOに保つ事で実現されます。図6に示されている操作は自動スリープ・モードによってチャンネルAとチャンネルBの両方のデータにどのようにアクセスするかを示しています。チャンネルAのみのデータ、またはチャンネルBのみのデータにアクセスし、そして自動スリープ・モードに入るためにタイミングを設定する事もできます(前のページの読み出しオプション参照)。 $\overline{CONVST}$ の立ち上がりエッジがこのデバイスを「目覚まし」させます。与えられた $\overline{CONVST}$ がLOにいてトラック/ホールド・アンプがホールド・モードになる目覚まし時間は外部リファレンスを使用しているときには2.5  $\mu$ sで、内部リファレンスを使用している時には5 msです。変換はこれから3.6  $\mu$ sかかりますので、 $\overline{CONVST}$ の立ち上がりエッジからBUSYがLOになる事で示される変換終了までのトータルは、6  $\mu$ s(外部リファレンスの時、内部リファレンスでは5.0035 ms)になります。 $\overline{CONVST}$ の立ち上がりエッジからの目覚まし時間は2.5  $\mu$ sですので、もし $\overline{CONVST}$ パルス幅が2.5  $\mu$ sよりも長い時には、変換は図に示される $\overline{CONVST}$ の立ち上がりエッジから6  $\mu$ s(2.5  $\mu$ s目覚まし時間+3.6  $\mu$ s変換時間)よりも長くなる事に注意して下さい。これは $\overline{CONVST}$ の立ち下

がりエッジでトラック/ホールド・アンプがホールド・モードに入って、変換はその時点からさらに3.6  $\mu$ s経たないと終了しないためです。この場合、変換が終了した時を知るためには、BUSYが最良の目安になります。デバイスがスリープ・モードになっていても、データの読み出しは行えます。読み出し操作はモード1の操作と同じで、やはり次の $\overline{CONVST}$ の立ち下がりエッジの300 ns前までには読み出しを完了し、トラック/ホールドがセトリングするための十分な時間を与えなければなりません。このモードは、遅いレートでの変換をする場合にとても便利です。モード1の操作に比べて電力消費が格段に減少します。

## ダイナミック仕様

AD7862では従来の積分および微分非直線性などのdc仕様とともにダイナミック動作の仕様も規定され、100%テストされています。これらのac仕様はフェイズ・アレイ・ソナーやアダプティブ・フィルタ、スペクトル分析などの信号処理アプリケーションで必要とされます。これらのアプリケーションではA/Dが入力信号のスペクトル内容にどのような影響を与えるかという情報を必要とします。ですから、AD7862で仕様が定められているパラメータには、SNR、高調波歪み、相互変調歪み、ピーク高調波が含まれています。これらの用語は以下の節で詳しく説明します。


## 信号対ノイズ比(SNR)

これはA/Dコンバータの出力における信号とノイズとの比として計測されます。この信号とは基本周波数のrms値です。ノイズはサンプリング周波数の半分( $f_s/2$ )までのすべての高調波のrms値の和で、dc分は含みません。SNRはデジタル化処理における量子化レベルの数に依存し、量子化レベルが増加すれば、その量子化ノイズは減少します。サイン波が入力に与えられた時の信号対ノイズ比は以下ようになります。

$$SNR = (6.02N + 1.76) \text{ dB} \quad (1)$$

ここでNはビット数を示します。

したがって、12ビットのコンバータでは、この値は74 dBです。



\*外部リファレンスを使用した時、目覚まし時間は2.5  $\mu$ s  
\*\*内部リファレンスを使用した時、目覚まし時間は5ms

図6. 自動スリープ機能が実行された時のモード2タイミング

図7は5 V電源でのAD7862を使ってdc入力を8192回、変換した時のヒストグラムをグラフにしたものです。アナログ入力はコード遷移のまん中にセットされています。すべてのコードがひとつの2進数出力になっているという事はA/Dのノイズ性能がとても良い事を示しています。




図7 . DC入力の8192回の変換のヒストグラム

同じデータが図8でも与えられていますが、図7との違いはこの場合変換中に出力データの読み出しを行った事です。これによってビットの決定を行っている所にノイズが入りAD7862によって生成されるノイズが増加してしまいます。結果として8192回の変換結果のヒストグラムを見ると、同じdc入力がコードの拡散をまねいているのがわかります。この影響は変換処理のビット・テストに対応するシリアル・クロック・エッジの位置に依存して変化します。シリアル・クロック・エッジとビットのテスト・ポイントとの関係で、変換中の読み出しと変換後の読み出しの動作レベルが同じになる可能性もあります。

A/Dの出力スペクトラムは、非常に低い歪みのサイン波を245.76 kHzのサンプリング・レートでサンプリングする $V_{AX/BX}$ 入力に与える事で評価できます。高速フーリエ変換(FFT)のグラフを生成し、それからSNRデータを得ることができます。図9は入力信号が10 kHzでサンプリング周波数が245.76 kHzの時のAD7862の典型的な2048ポイントのFFTのグラフです。このグラフから読みとれるSNRは72.95 dBです。SNRを計算するときには高調波も考慮する事に注意して下さい。




図8 . 変換中に読み出しを行なった時の8192回の変換のヒストグラム




図9 . AD7862FFTグラフ

### 有効ビット数

式1はSNRとビット数の関係を示しています。この式を式2のように書き換えると、有効ビット数で表現される性能の測定値を得ることができます。

$$N = \frac{SNR - 1.76}{6.02} \quad (2)$$

デバイスの有効ビット数は測定したSNRから直接計算する事ができます。

図10はサンプリング周波数が245.76 kHzの時のAD7862BNの有効ビット数と周波数との関係の典型的なグラフです。この有効ビット数は、典型的にはSNRが71.59 dBから65.57 dBに落ちるのに対応して、11.6から10.6に低下します。




図10 . 有効ビット数対周波数

### 全高調波歪み(THD)

全高調波歪み(THD)は、基本周波数に対する高調波のrms値の合計の比です。AD7862では、この値は以下のように定義されます。

$$THD(dB) = 20 \log \frac{\sqrt{V_2^2 + V_3^2 + V_4^2 + V_5^2}}{V_1}$$

ここで $V_1$ は基本周波数のrms値で $V_2, V_3, V_4, V_5$ は2次から5次までの高調波のrms値です。このTHDはまた、A/D出力スペクトラムのFFTのグラフからも求める事ができます。

# AD7862

## 相互変調歪み

入力が2種類の周波数 $f_a$ と $f_b$ のサイン波から構成されているとき、非直線性を持つデバイスは和と差の周波数 $m f_a \pm n f_b$  ( $m, n = 0, 1, 2, 3, \dots$ )で $(m+n)$ 次の歪みを発生します。相互変調項は $m$ と $n$ が両方とも0でない場合のもので、例えば、2次項は $(f_a + f_b)$ と $(f_a - f_b)$ で、3次項は $(2f_a + f_b)$ 、 $(2f_a - f_b)$ 、 $(f_a + 2f_b)$ 、 $(f_a - 2f_b)$ です。

AD7862では、CCIF標準を使ってテストされます。これでは二つの入力周波数を入力帯域の高い端の近くの周波数にしています。この場合、2次や3次の項ははっきりと違ったものになります。2次項は通常、オリジナルのサイン波形から離れたものになり、3次項は入力周波数に近い波形になります。結果として、2次と3次の項が別々に規定されます。相互変調歪みの計算は、個々の歪みの積のrms和と基本周波数のrms振幅との比となるTHDの規定により、dBで表されます。この場合の入力は、同じ振幅で低歪みの二つのサイン波からなります。図11は、AD7862の典型的なIMD(相互変調歪み)のグラフです。




図11 . AD7862 IMDグラフ

## ピーク高調波またはスプリアス・ノイズ

ピーク高調波またはスプリアス・ノイズはA/D出力スペクトラム( $f_s/2$ までdcを除く)中で基本周波数に次いで大きいrms値を持つ高調波と基本周波数のrms値との比です。通常この規定の値は、スペクトラム中の最大の高調波によって決定されますが、高調波がノイズ・フロアに埋もれているデバイスではノイズのピークが使われます。

## ACの直線性のグラフ

規定された周波数のサイン波がAD7862の $V_{IN}$ 入力に与えられて、その数百万のサンプルがとられたとき、4096のA/Dコードのそれぞれの発生の度数を示すヒストグラムが生成できます。このヒストグラムのデータから、図12に示されるようなac積分直線性のグラフを生成できます。これは10 kHzの入力周波数におけるAD7862のとても良い積分直線性を示しています。グラフ中に大きなスパイクもありませんので微分直線性も良好であることを示しています。使用された式の簡略形が以下に示されています。

$$INL(i) = \left[ \frac{V(i) - V(0) \times 4096}{V(f_s) - V(0)} \right] - i$$

ここで $INL(i)$ はコード $i$ での積分直線性です。 $V(f_s)$ と $V(0)$ は予測されるフルスケールとオフセットの遷移で、 $V(i)$ は $i^{th}$ コードの予測される遷移です。

$V(i)$ すなわち予測されるコードの遷移点は以下のように与えられます。

$$V(i) = -A \times \text{Cos} \left[ \frac{\pi \times \text{cum}(i)}{N} \right]$$

ここで $A$ はピーク信号の振幅で、 $N$ はヒストグラムのサンプル数です。また、

$$\text{cum}(i) = \sum_{n=0}^i V(n) \text{ occurrences}$$




図12 . AD7862 AC INL グラフ

## 電力に関する考察

自動パワーダウン・モードでは、200 kHz以下でのサンプリング・レートでの動作を考えています。この場合、電力消費はサンプリング・レートに応じて減少します。図13は自動パワーダウン・モードでの、電力消費と100 Hz ~ 90 kHzの間のサンプリング・レートとの関係のグラフです。条件は5 V電源で25 で、データの読み出しは変換後に行っています。




図13 . 自動パワーダウン・モードでの電力とサンプル・レート

## マイクロプロセッサとのインタフェース

AD7862の高速バス・タイミングにより、DSPプロセッサや最近の16ビット・マイクロプロセッサへの直接インタフェースができます。適したマイクロプロセッサ・インタフェースを図14から図18に示します。

### AD7862-ADSP21xxインタフェース

図14はAD7862とADSP-21xxアナログ・デバイス社固定小数点DSPファミリとのインタフェースを示しています。CONVST信号はADSP-21xxからも外部ソースからも与える事ができます。ADSP-21xxの読み出しラインはRDという名前がついています。このインタフェースでは、プロセッサのRDパルス幅はデータ・メモリ・ウエイト・ステート・コントロール・レジスタを使ってプログラミングする事ができます。AD7862はBUSY信号をADSP-21xxの割り込み線として出力し、4つすべてのチャンネルで変換が終了した事を知らせます。4つの変換結果は、同じメモリ・アドレスからの4つの連続した読み出し操作によってAD7862から読み出されます。以下に示すインストラクションはひとつの結果を読み出します(このインストラクションを4回繰り返す事で4つの結果すべてを読み出す事ができます)。

$$MR0 = DM(A/D)$$

MR0はADSP-21xxのMR0レジスタで、A/DはDSPから見たAD7862が配置されているアドレスを示します。




図14 . AD7862-ADSP-21xxインタフェース

### AD7862-TMS32010インタフェース

AD7862とTMS32010とのインタフェースを図15に示します。この場合も、CONVST信号はTMS32010からも外部ソースからも与える事ができ、両方の変換が終了した時、TMS32010は割り込みがかけられます。AD7862から変換結果を読み出すインストラクションは以下のものが使用されます。

$$IND, A/D$$

DはTMS32010の内部データ・メモリ・アドレスを示し、A/DはAD7862が配置されているアドレスです。




図15 . AD7862-TMS32010インタフェース

### AD7862-TMS320C25インタフェース

図16はAD7862とTMS320C25とのインタフェースです。前記の二つと同様、変換はTMS320C25からも外部からも始めさせる事ができ、変換が終了すると割り込みがかかります。TMS320C25は、AD7862のRD入力を直接ドライブできる単独のRD出力を持ちません。ですから外付けロジックを使用してSTRBとR/W出力から信号をつくらなければなりません。そのRD信号はMSC信号と論理和(OR)を取り、読み出しサイクルで正しいインタフェース・タイミングのために必要となる1ウエイト状態をつくりだします。変換結果は以下のインストラクションを用いてAD7862より読み出されます。

$$IND, A/D$$

Dは内部データ・メモリ・アドレスで、A/DはAD7862が配置されているアドレスです。




図16 . AD7862-TMS230C25インタフェース

# AD7862

いくつかのアプリケーションでは、変換は外部のタイマーによって始められるよりもマイクロプロセッサによって開始されます。ひとつのオプションはAD7862のCONVSTをアドレス・バスからデコードする事で、それにより書き込み操作が変換の開始になります。データは前と同じように変換シーケンスの終わりに読み出されます。図18はこの方法を使って変換を始める例を示しています。すべてのインタフェースにおいて、変換の間は読み出し操作をしないようにして下さい。

## AD7862-MC68000インタフェース

AD7862とMC68000とのインタフェースを図17に示します。前記と同様に、変換はMC68000から外部ソースからも与える事ができます。AD7862のBUSY線をプロセッサの割り込みに使うこともできますが、ソフトウェアによる遅延でAD7862からの読み出しを行う前の変換終了に要する時間を確保する方法もあります。このデバイスの割り込み処理の特性上、割り込みが正しく処理されるようにするにはMC68000は付加ロジック回路を必要とします(これは図17には示されていません)。MC68000の割り込みに関する詳細はMC68000のユーザーズ・マニュアルを参照して下さい。

MC68000の $\overline{AS}$ と $R/\overline{W}$ 出力を使ってAD7862への単独の $\overline{RD}$ 入力信号を造ります。 $\overline{CS}$ はMC68000のDTACK入力をドライブしてプロセッサがAD7862への通常の読み出し操作を実行する様にします。変換結果は以下のMC68000のインストラクションを使って読み出されます。

MOVE. W A/D, D0

D0はMC68000のD0レジスタを示し、A/DはAD7862が配置されているアドレスです。




図17 . AD7862-MC68000インタフェース

## AD7862-80C196インタフェース

図18はAD7862と80C196マイクロプロセッサとのインタフェースを示しています。ここでは、マイクロプロセッサが変換を開始させます。これは80C196の $\overline{WR}$ 信号とデコードされたアドレス出力(AD7862 CSアドレスとは異なります)とのゲーティングによって実現されます。AD7862のBUSY線は変換シーケンスが終了した時のマイクロプロセッサへの割り込みとして使用されます。




図18 . AD7862-8086インタフェース

## ベクトル・モーター・コントロール

モーターによって引き込まれる電流は二つの成分に分ける事ができます。ひとつはトルクを生むため、もうひとつは磁束を生むためのものです。モータの最高の性能のためには、これらの二つの成分を独立してコントロールする必要があります。三相モーターの伝統的なコントロール方法は、モーターに供給される電流(または電圧)と駆動する周波数が基本となるコントロール変数でした。しかしながら、トルクと磁束の両方ともに電流(または電圧)と周波数の関数です。このカップリング効果はモーターの性能を減少させる事があります。なぜなら、もし仮に周波数をあげることでトルクを増加させると、磁束は減少する傾向があるからです。

ACモーターのベクトル・コントロールは、駆動と電流の周波数に加えて位相のコントロールも伴います。モーターの位相をコントロールするには、モーターの回転している磁界とローターとの相対位置情報のフィードバックが必要です。この情報を使って、ベクトル・コントローラは算術的に3つの位相駆動電流を個々のトルクと磁束の成分に分けます。AD7862は、その4チャンネル同時サンプリングの能力によって、ベクトル・モーター・コントロールのアプリケーションでの使用に適しています。

AD7862を使ったベクトル・モーター・コントロールのアプリケーションのブロック図が図19に示されています。フィールドのポジションはモーターの各位相の電流を決める事によって求められます。二つの位相電流のみ計測する必要があります。それは、二つの位相がわかっていたら3つ目は計算により求める事ができるためです。AD7862の $V_{A1}$ と $V_{A2}$ がこの情報をデジタル化するのに使用されます。

同時サンプリングは二つのチャンネル間の相対位相情報を管理するために重要です。電流検出の絶縁アンプやトランスフォーマー、ホール効果センサーなどがモーターとAD7862の間で使用されます。ローターの情報はモーターへの入力の二つの電圧を計測する事で得られます。AD7862の $V_{B1}$ と $V_{B2}$ がこの情報を取るために使われます。ここでも、二つのチャンネルの相対位相は重要です。AD7862によってフィードバックされた情報の算術的変換やコントロール・ループの演算にはDSPマイクロプロセッサが使われます。




図19 . AD7862を使ったベクトル・モーター・コントロール

### AD7862の複数個使い

図20は複数の入力チャンネルを扱うために構成できるAD7862の複数個使いの例を示しています。この構成のタイプはソナーやレーダー等のアプリケーションではよく使われます。AD7862はアパーチャ遅延の制限で規定されます。これはユーザーの方がすべてのチャンネル間のサンプルする瞬間の違いを知ることができるということです。これによってユーザーの方は異なったチャンネル間の相対位相情報を保持する事ができます。

マイクロプロセッサからの共通の読み出し信号がAD7862のRD入力を入力をドライブします。各AD7862はアドレス・デコーダによって選択される別個のアドレスが与えられています。図20ではAD7862 #1のリファレンス出力が他のAD7862のリファレンス入力として使わ

れています。ひとつのVREFピンでいくつかのAD7862REF INピンをドライブすることができます。また、外部のもしくはシステムのリファレンスをすべてのVREF入力を入力をドライブするように構成することもできます。共通のリファレンスを使用することで、すべてのチャンネル間でのフルスケール・トラッキングを良くすることができます。





図20 . マルチチャンネル・システムでの複数のAD7862

# AD7862


## 外形寸法

寸法はインチと(mm)で示されます。


28ピン・プラスチック・ディップ  
(N-28)




28ピンSOP  
(R-28)



28ピン・サーデップ  
(Q-28)



28ピンSSOP  
(RS-28)



D0211-2.7-5/97.1A



PRINTED IN JAPAN